【摘要】本發明是關于一種降低元件效能不匹配的方法 及半導體電路，用以降低因溝槽隔離導致的應力所引起元件不 匹配。包括至少一延伸主動區是形成于基底上，其中上述主動 區從至少一端延伸，且至少一運算元件設置于至少一主動區 上，其中上述延伸主動區具
【摘要】 一種內埋式的電子元件封裝結構。該結構至少包括基板，多層線路電路板、膠膜層與至少一電子元件。電子元件承載于該基板上，而電子元件通過位于電極上的導電凸塊與膠膜層而與多層線路電路板壓合，使電子元件位于多層線路電路板與支撐基板之間并內埋于封裝結構之中。由于元件上的導電凸塊為可變形的復合凸塊，因此在壓合過程之中，不會因為壓力過大而使元件或芯片破裂。 【專利類型】發明申請 【申請人】財團法人工業技術研究院 【申請人類型】科研單位 【申請人地址】中國臺灣新竹縣 【申請人地區】中國 【申請人城市】臺灣省 【申請號】CN200610059182.5 【申請日】2006-03-15 【申請年份】2006 【公開公告號】CN101038903A 【公開公告日】2007-09-19 【公開公告年份】2007 【IPC分類號】H01L23/498; H05K1/18 【發明人】林基正; 張世明 【主權項內容】1.一種電子元件封裝結構，至少包括： 基板； 至少一電子元件，所述電子元件承載于所述基板上且所述電子元件具有 至少一電極； 至少一復合凸塊結構，設置于所述電極上，而所述復合凸塊結構包括彈 性的聚合材料塊與包覆所述聚合材料塊的金屬外膜； 多層線路電路板，位于所述電子元件與所述復合凸塊結構上方，而所述 多層電路板具有至少一接點，而所述接點的位置對應于所述電極的位置；與 膠膜層，位于所述基板、所述電子元件與所述多層電路板之間，而所述 電子元件通過所述復合凸塊結構與所述膠膜層而與所述多層線路電路板壓 合，使所述電極與所述接點電性相連，而所述電子元件位于所述多層線路電 路板與所述基板之間并內埋于封裝結構之中。 【當前權利人】財團法人工業技術研究院 【當前專利權人地址】中國臺灣新竹縣 【引證次數】4.0 【被引證次數】2 【自引次數】1.0 【他引次數】3.0 【被他引次數】2.0 【家族引證次數】4.0 【家族被引證次數】2
未經允許不得轉載：http://m.mhvdw.cn/1776804787.html
喜歡就贊一下
