【摘要】一種組合箱體，包含一個包括多支桿件的桿架單元，及多個分別設在桿件上的卡嵌單元，每一個卡嵌單元包括一個凹設在兩相鄰桿件的其中一支桿件上的嵌槽，及一個形成在兩相鄰桿件的其中的另一支桿件上且嵌入嵌槽的嵌塊，所述嵌槽具有一個凹設在桿件的一側
【摘要】 一種非易失性存儲單元，包括半導體基板、浮動 柵、第一電容、第二電容、第三電容以及晶體管。浮動柵設置 于半導體基板上方。第一電容包括第一極板、浮動柵以及設置 于第一極板與浮動柵之間的介電層。第二電容包括第二極板、 浮動柵以及設置于第二極板與浮動柵之間的介電層。第三電容 包括第三極板、浮動柵以及設置于第三極板與浮動柵之間的介 電層。第一電容的第一極板包括設置于半導體基板中的第一摻 雜區(qū)以及第二摻雜區(qū)。晶體管，包括設置于半導體基板上方的 柵電極，以及大體與柵電極的側邊對齊的第一與第二源/漏極 區(qū)，其中第二源/漏極區(qū)電性連接至第一電容的第一摻雜區(qū)。本 發(fā)明的非易失性存儲單元，具有降低的漏電流并且占有較少的 芯片面積。 【專利類型】發(fā)明申請 【申請人】臺灣積體電路制造股份有限公司 【申請人類型】企業(yè) 【申請人地址】中國臺灣新竹市 【申請人地區(qū)】中國 【申請人城市】臺灣省 【申請?zhí)枴緾N200610075242.2 【申請日】2006-04-18 【申請年份】2006 【公開公告號】CN1949522A 【公開公告日】2007-04-18 【公開公告年份】2007 【授權公告號】CN100438046C 【授權公告日】2008-11-26 【授權公告年份】2008.0 【IPC分類號】H01L27/115 【發(fā)明人】徐德訓; 宋弘政; 朱文定; 王士瑋 【主權項內容】1.一種非易失性存儲單元，包括： 半導體基板； 浮動柵，設置于所述半導體基板上方； 第一電容，包括第一極板、所述浮動柵以及設置于所述第一極板與浮動 柵之間的介電層； 第二電容，包括第二極板、所述浮動柵以及設置于所述第二極板與浮動 柵之間的所述介電層； 第三電容，包括第三極板、所述浮動柵以及設置于所述第三極板與浮動 柵之間的所述介電層； 所述第一電容的第一極板包括設置于所述半導體基板中的第一摻雜區(qū) 以及第二摻雜區(qū)；以及 晶體管，包括： 柵電極，設置于所述半導體基板上方；以及 第一與第二源/漏極區(qū)，大體與所述柵電極的側邊對齊，其中所述第 二源/漏極區(qū)電性連接至所述第一電容的第一摻雜區(qū)。 【當前權利人】臺灣積體電路制造股份有限公司 【當前專利權人地址】中國臺灣新竹市 【引證次數(shù)】1.0 【被引證次數(shù)】8 【他引次數(shù)】1.0 【被他引次數(shù)】8.0 【家族引證次數(shù)】19.0 【家族被引證次數(shù)】36
未經允許不得轉載：http://m.mhvdw.cn/1776672959.html
喜歡就贊一下
