【摘要】本發明包括控制線路及三條輸入線路，各輸入線路分別為第一、第二及第四輸入線路，且各輸入線路上分別設有開關元件，在第一與第二輸入線路之間，以及第二與第四輸入線路之間分別設有開關元件，各開關元件受控制線路控制，而基板上設有輸入端分別對應各
【摘要】 一種非反相寄存器，其包含多米諾級、寫入級、反相器、低維持路徑、高維持路徑及輸出級。多米諾級依據至少一數據信號和脈沖時鐘信號以估算一邏輯函數。脈沖時鐘信號相對于一對稱時鐘信號具有一延遲(lag)。當對稱時鐘信號為高電平時，多米諾級對一預放電節點進行預放電；且當脈沖時鐘信號變為低電平時，則打開一估算窗口，若估算成立則推升預放電節點至高電平，而若估算不成立則維持預放電節點于低電平。輸出級依據預放電節點、第二初級輸出節點的狀態提供一輸出信號。。 【專利類型】發明申請 【申請人】威盛電子股份有限公司 【申請人類型】企業 【申請人地址】中國臺灣臺北縣 【申請人地區】中國 【申請人城市】臺灣省 【申請號】CN200610171742.6 【申請日】2006-12-19 【申請年份】2006 【公開公告號】CN1983813A 【公開公告日】2007-06-20 【公開公告年份】2007 【授權公告號】CN100514862C 【授權公告日】2009-07-15 【授權公告年份】2009.0 【IPC分類號】H03K19/096 【發明人】伊姆蘭·夸雷希; 雷蒙德·A·伯特倫 【主權項內容】1.一種非反相寄存器，包含： 一多米諾級，其連接至一脈沖時鐘信號，并且依據至少一數據信號和該 脈沖時鐘信號的狀態以估算一邏輯函數，該脈沖時鐘信號相對于一對稱時鐘 信號具有一延遲，其中當該對稱時鐘信號為高電平時，該多米諾級對一預放 電節點進行預放電，且當該脈沖時鐘信號變為低電平時，則打開一估算窗口， 若估算成立則推升該預放電節點至高電平，而若估算不成立則維持該預放電 節點于低電平； 一寫入級，其連接至該多米諾級并響應該脈沖時鐘信號、該對稱時鐘信 號，若該預放電節點變為高電平則下拉一第一初級輸出節點至低電平，而若 該預放電節點、該對稱時鐘信號為低電平則推升該第一初級輸出節點至高電 平； 一反相器，其具有一輸入端連接至該第一初級輸出節點，且具有一輸出 端連接至一第二初級輸出節點； 一低維持路徑，當被致能時，則維持該第一初級輸出節點于低電平，其 中當該對稱時鐘信號、該第二初級輸出節點皆為高電平時，則該低維持路徑 被致能，否則即被禁能； 一高維持路徑，當被致能時，則維持該第一初級輸出節點于高電平，其 中當該第二初級輸出節點、該預放電節點皆為低電平時，則該高維持路徑被 致能，否則即被禁能；及 一輸出級，其依據該預放電節點、該第二初級輸出節點的狀態提供一輸 出信號。 【當前權利人】威盛電子股份有限公司 【當前專利權人地址】中國臺灣臺北縣 【引證次數】18.0 【被引證次數】2 【他引次數】18.0 【被他引次數】2.0 【家族引證次數】39.0 【家族被引證次數】18
未經允許不得轉載：http://m.mhvdw.cn/1776430333.html
喜歡就贊一下
