【摘要】一種用于寫入磁阻式隨機存取存儲器(MRAM)裝 置的存儲器單元的方法連續包括：在第一方向提供第一磁場； 在大體上與所述第一方向正交的第二方向提供第二磁場；關閉 所述第一磁場；在與所述第一方向相反的第三方向提供第三磁 場；關閉所述第二
【摘要】 一種使一電路免于靜電放電傷害的保護電路和 方法。其中該方法包括檢測一受保護電路的電源是否啟動并于 電路電源啟動時禁能該電路的輸出驅動器。該ESD保護電路 包含一ESD感測電路和一禁能電路。ESD感測電路包含一連 接于VDD和VSS間的RC電路以及一連接于一第二反相器和 一節點間的第一反相器，該節點于RC電路中連接一電阻和一 電容。禁能電路包含第一PMOS晶體管和第一NMOS晶體管， 該第一PMOS晶體管自第二反相器接收一EN信號，而第一 NMOS晶體管自第一反相器接收一EN信號。當EN為低電位時第一 PMOS晶體管連接一第二PMOS晶體管至VDD，而當EN為 高電位時第一NMOS晶體管連接一第二NMOS晶體管至VSS。 該數據由<>整理 【專利類型】發明申請 【申請人】威盛電子股份有限公司 【申請人類型】企業 【申請人地址】中國臺灣臺北縣 【申請人地區】中國 【申請人城市】臺灣省 【申請號】CN200610077118.X 【申請日】2006-04-27 【申請年份】2006 【公開公告號】CN1953178A 【公開公告日】2007-04-25 【公開公告年份】2007 【授權公告號】CN100539141C 【授權公告日】2009-09-09 【授權公告年份】2009.0 【發明人】蒂莫西·戴維斯 【主權項內容】1.一種使一半導體芯片免于靜電放電事件傷害的保護電路，包含： 一ESD感測電路，包含一RC電路、一第一反相器、和一第二反相器， 該RC電路連接于VDD和VSS之間，該第一反相器連接于該第二反相器和 該RC電路之間，該第二反相器的輸出提供一致能信號EN，該第一反相器 的輸出提供一信號 ，其為EN的反相；以及 一禁能電路，用以接收該EN和 信號并可禁能該半導體芯片的一輸出 驅動器的晶體管。 【當前權利人】威盛電子股份有限公司 【當前專利權人地址】中國臺灣臺北縣 【被引證次數】10 【家族被引證次數】44
未經允許不得轉載：http://m.mhvdw.cn/1776750997.html
喜歡就贊一下
