【摘要】本發(fā)明提供一種具有多階快取架構的處理模塊， 該處理模塊具有：一處理器；一個一階快取，耦接至該處理器， 用來為該處理器快取數據，其中該一階快取具有至少一個一階 快取范圍；一個二階快取，耦接至該一階快取，用來為該處理 器快取數據，其中該
【摘要】 差動時鐘產生裝置與相關方法是根據參考時鐘 信號產生兩差動時鐘信號。該差動時鐘產生裝置包含初階電路 與輔助電路；該初階電路會根據該參考時鐘信號產生兩個互為 反相的時鐘信號；該輔助電路會將此兩時鐘信號分別傳輸至兩 輸出端以用來產生二差動輸出時鐘信號。該輔助電路設有交互 耦合的架構，當要將一時鐘信號傳輸至輸出端時，該輔助電路 會在另一時鐘信號的信號電平轉換時輔助驅動該輸出端的電 平轉變。經由此交互耦合架構，該差動時鐘產生裝置可有效降 低兩差動時鐘信號間的不匹配，并減少差動時鐘信號中的抖 動。 【專利類型】發(fā)明申請 【申請人】威盛電子股份有限公司 【申請人類型】企業(yè) 【申請人地址】中國臺灣臺北縣 【申請人地區(qū)】中國 【申請人城市】臺灣省 【申請?zhí)枴緾N200610151730.7 【申請日】2006-09-08 【申請年份】2006 【公開公告號】CN1921306A 【公開公告日】2007-02-28 【公開公告年份】2007 【發(fā)明人】謝宜政 【主權項內容】1.一種差動時鐘產生裝置，用以根據參考時鐘信號產生差動時鐘信號對， 該裝置包含有： 傳輸門，用來接收該參考時鐘并產生第一時鐘信號； 第一反相器，用來接收該參考時鐘并產生第二時鐘信號； 至少一第二反相器，互相串接并連接至該傳輸門，用來接收該第一時鐘 信號以產生第一反相信號；以及 至少一第三反相器，互相串接并連接至該第一反相器，用來接收該第二 時鐘信號以產生第二反相信號； 其中該第二反相器與該第三反相器是交互耦接以產生該差動時鐘信號 對。 【當前權利人】威盛電子股份有限公司 【當前專利權人地址】中國臺灣臺北縣
未經允許不得轉載：http://m.mhvdw.cn/1776745546.html
喜歡就贊一下
